PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-113732

(43)Date of publication of application: 15.04.1992

(51)Int.CI. H04J 13/00

(21)Application number: 02-233646 (71)Applicant: RICOH CO LTD


-(22)Date of filing: 03.09.1990 (72)Inventor: HASEGAWA TAKAAKI

(54) SPREAD SPECTRUM PULSE POSITION MODULATION COMMUNICATION SYSTEM

(57)Abstract:

PURPOSE: To realize the reception system with only one SAW matched filter by clearing a counter only when a frame signal is set, counting data while an output signal of an RS latch is set, latching the data in a register while the count is stopped and outputting the data serially.

CONSTITUTION: A signal of a prescribed level whose frequency is decreased to a center frequency is inputted to a matched filter 25 and when there is any input in matching with a pattern of the matched filter 25, a signal of an intermediate frequency equivalent to one chip period is pulsively outputted and a detection device 26 detects the signal in terms of envelope. A counter CNT 3 is cleared at the start of a data slot (start = 1) and the counter counts the signal only when an RS latch 34 is set. The value when the count is finished is a value of sent symbol. The value is fetched in a parallel serial converter 37, from which a serial data is outputted.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本 国特許庁(JP)

①特許出願公開

@ 公 開 特 許 公 報 (A)

平4-113732

®Int.Cl.⁵

識別記号

庁内整理番号

43公開 平成4年(1992)4月15日

H 04 J 13/00

Z 7117-5K

審査請求 未請求 請求項の数 2 (全10頁)

60発明の名称

スペクトル拡散パルス位置変調通信方式

明近

②特 顧 平2-233646

②出 願 平2(1990)9月3日

70発明者

長谷川 孝明

埼玉県川口市南前川1-14-10 ブルジョン2-202号

勿出 願 人

株式会社リコー

東京都大田区中馬込1丁目3番6号

個代 理 人 弁理士 高野

外1名

明報書

1. 発明の名称

スペクトル拡散パルス位置変調通信方式

2. 特許請求の範囲

2. 送信機においては、送信データを並列データに変換してM個のシンボルとする直列並列変換

最を有し、周期Lの擬似雑音系列を用い、1フレ - ムがM+2Lスロットよりなるフレームにおい て、該フレームのスロットレートは前記製収雑音 系列のチップレートに同じで、特定のスロットか ら始るLスロットには常に同期信号として1周期 分の前記擬似雑音を挿入し、該同期信号の最後の スロットの次のスロットからであって、かつ前記 同期信号の最初のスロットよりL+1スロット前 までのスロットに対応する各フレーム中のM個の 何れからか始るレスロットの前記擬似雑音を前記 M個のシンポルに対応させるとともに挿入し、速 統する前記フレームを伝送線路に送出し、受信機 においては、伝送線路から入力され信号をマッチ ドフィルタに入力し、該マッチドフィルタの出力 信号を検波デバイスに入力し、該検波デバイスの 出力信号を遅延時間が前記1フレーム分の遅延回 路と、アンド回路と、RSラッチ回路のリセット 入力増子の各々に入力し、前記遅延回路の出力信 号を前記アンド回路に入力し、抜アンド回路の出 力信号をフレーム同期回路に入力し、該フレーム

同期回路は中心発振周波数がある値である可変周 波数の源発摄器の出力信号を1ノ(M+2L)に 分周する分周器に入力し、該分周器の出力信号を 位相比較器に入力し、該位相比較器の位相比較 信号を前記源発振器に入力する位相同期ループ (PLL)によって構成され、前記分周晷の出力 信号をしクロック遅延単発パルス発生器に入力し、 前記源発振器の出力をカウンタのカウント入力端 子に入力し、前記レクロック遅延単発パルス発生 器の出力信号をフレーム同期信号とし、該フレー ム同期信号を前記RSラッチのセット端子と前記 カウンタのクリアー端子とに入力し、前記RSラ ッチの出力信号を前記カウンタのカウント・イネ ーブル端子に入力し、前記カウンタは、前記フレ 一ム借号がオンになった時、該カウンタのカウン ト値をクリアーし、前記RSラッチの出力信号が オンの間だけカウントし、該並列直列変換器は前 記カウンタのカウント出力信号を入力されて、該 カウンタがカウントを停止している期間に、絞カ ウント出力信号をレジスターに保持し、該レジス

は、拡散符号の周期をT [sec] として、1/T [bps] を越えることはできない。一方、後者では、使用する直交する拡散符号の個数 M を増やすことにより、情報の伝送速度を(1/T) log 2 M [bps] とすることができる。すなわち、これは直交変調方式そのものであり、その伝送速度は符号の個数(種類)の増大と共に増加し、性能はシャノンリミットに近付く。しかしながら、この場合符号の個数だけのマッチドフィルタを要求される。これは、大きなコストの上昇及び装置の大型化を招くという問題がある。

第8図(a),(b)は、オン・オフ・キーイング(SS-OOK)方式を説明するための図で、図(a)はオン・オフ・キーイング方式の信号を示す図で、図(b)はマッチドフィルタによる復調を示す図である。情報は拡散符号の有無に乗せられる。図は符号長及びSAWマッチドフィルタの段数をLとし、情報1,1,0,1,0,1,1,1

第9図(a), (b) は、コード・シフト・キ

ターの出力信号を直列に出力することで、受信データとすることを特徴とするスペクトル拡散パルス位置変調通信方式。

3. 発明の詳細な説明

技術分野

本発明は、スペクトル拡散パルス位置変調通信方式に関し、より詳細には、スペクトル拡散通信システムや直接拡散方式のパルス位置変調通信方式に関する。例えば、無線通信モデムに適用されるものである。

SAW(表面弾性波)マッチドフィルタは、通常は、使用されている拡散符号長と同じ段数の遅延により構成される。従って、これを復調に用いる場合、1つの拡散符号(シーケンス)のオン・オフ・キーイング方式か、または、複数の拡散符号の内どれか一つを情報によって選択するコード・シック方式をとる。このとき情報の扱いでは拡散符号長(周期)かその整数倍ごとの変調に限られる。すなわち、情報の伝送速度

ーイング方式、直交変調方式を説明するための図式で、図(a)はコード・シフト・キーイング方式の信号の送信を示す図で、図(b)は、マッチドフィルタによる復調を示す図である。コード・シフト・キーイング方式、直交変調方式の両方式、 送信情報により、 符号1~符号Mのいずれか1つを選択し、送信する方式である。 符号式に直交に直交になる。

目的

本発明は、上述のごとき実情に鑑みてなされたもので、スペクトル拡散通信方式において、オン・オフ・キーイング方式よりも性能が高く、かつコード・シフト・キーイング方式のような多数のマッチドフィルタを必要とせず、ただ一つのSAWマッチドフィルタで受信システムを実現するようにたスペクトル拡散パルス位置変調(SS-PPM)通信方式を提供することを目的としてなされたものである。

模 成

(2)送信機においては、送信データを並列データに変換してM個のシンボルとする直列並列変換器を有し、周期Lの擬似雑音系列を用い、1フレームがM+2Lスロットよりなるフレームにおいて、該フレームのスロットレートは前記擬似雑音系列のチップレートに同じで、特定のスロットか

該位相比較器の位相比較信号を前記源発級器に入 カする位相同期ループ(PLL)によって構成さ れ、前記分周器の出力信号をLクロック遅延単発 パルス発生器に入力し、前記源発紙器の出力をカ ウンタのカウント入力編子に入力し、前記Lクロ ック遅延単発パルス発生器の出力信号をフレーム 同期倡号とし、該フレーム同期信号を前記RSラ ッチのセット端子と前記カウンタのクリアー端子 とに入力し、前記RSラッチの出力信号を前記カ ウンタのカウント・イネーブル幅子に入力し、前 記カウンタは、前記フレーム信号がオンになった 時、該カウンタのカウント値をクリアーし、前記 RSラッチの出力信号がオンの間だけカウントし、 該並列直列変換器は前記カウンタのカウント出力 信号を入力されて、該カウンタがカウントを停止 している期間に、該カウント出力信号をレジスタ ーに保持し、該レジスターの出力信号を直列に出 力することで、受信データとすることを特徴とし たものである。以下、本発明の実施例に基づいて 説明する。

ら始るレスロットには常に(全てのフレームにお いて)同期信号として1周期分の前記数収錐音を 挿入し、該同期信号の最後のスロットの次のスロー ットからであって、かつ前記同期信号の最初のス ロットよりレナ1スロット前までのスロットに対 応する各フレーム中のM個の何れからか始るLス ロットの前記擬似維音を前記M個のシンボルに対 応させるとともに挿入し、連続する前記フレーム を伝送線路に送出し、受信機においては、伝送線 路から入力され信号をマッチドフィルタに入力し、 該マッチドフィルタの出力信号を検波デバイスに 入力し、該検波デバイスの出力信号を遅延時間が 前記1フレーム分の遅延回路と、アンド回路と、 RSラッチ回路のリセット入力端子の各々に入力 し、前記遅延回路の出力信号を前記アンド回路に 入力し、該アンド回路の出力信号をフレーム同期 回路に入力し、該フレーム同期回路は中心発振周 波数がある値である可変周波数の源発振器の出力 信号を1./(M+2L)に分周する分周器に入力 し、該分周器の出力信号を位相比較器に入力し、

まず、第4図~第7図に基づいて、本発明によるスペクトル拡散パルス位置変調通信(SS-PPM)方式の概要を説明する。

第4図は、スペクトル拡散パルス位置変調システムの信号構成を示す図である。使用する拡散符号(擬似難音系列; PN code) 並びにSAWマッチドフィルタの段数をLとし、スペクトル拡散パルス(SSパルス)の位置を1フレーム中M箇所とあるとlogzMbit/frame,送信1フレームはM+2しスロットで構成される。1スロット長は疑似難音符号の1チップ長と等らにそののかいより、すなわち、SS-PPM及ロットは別れる。1スロットの前にSSパルスとして存在するわけである。

さて、いま拡散符号のチップ速度をRoとする と、1フレームは2L+Mスロットでlog。Mビッ トの情報が伝送可能なので、そのときの情報伝送 速度R。は、

 $R_{1} = (\log_{2} M) Rc / (2 L + M) [bps]$

(M: 2以上の整数) (1)

となる。 R。は M に関し、上に凸の関数であり、最大値を持つ。 いま、 L を 1 2 8 とすると情報の伝送速度は第 5 図のようになる。 ここで、 L = 1 2 8 は徴弱無線通信の実験から十分実用的な値と考えられる。

スペクトル拡散パルス位置変調通信(SS-PPM)方式とオン・オフ・キーイング(SS-OK)方式の誤り率(いずれも包格線検波)は次のようになる。伝送帯域、情報伝送速度(第5回より、M=2¹⁰の場合)を同一とした場合の比較を第6回に示す。ここで、SS-PPMはM個のスロットからの最大判定の場合の計算を行ってもいる。各フレームに同期用級位置的は、M値のシンボルをもつと、入れない場合の誤り率を示しているが、いずれも大幅にSS-OOKに比べ特性の向上が見られる。

リセットをかけ、その間のパルスのカウントから 悋留を得る。

もちろん、このような方法の他に、マッチドフィルタ出力をチップ速度でサンプリングし、ディジタル信号処理により、最尤判定を行うことも処理速度次第では可能である。

第1回は、本発明によるスペクトル拡散パルス位置変調通信方式の一実施例を説明するための送信機の構成回で、図中、1はクロック発生器、2はモジュールM+2Lカウンタ(CNT1)、3はM+L-1検出器(DET1)、4はコンパレータ、5は直列並列変換器、6はパッファ、7は避倍回路(PLL1)、8はORゲート、8は軽似錐音(PN)信号発生器、10は変調器(MOD)、11は発援器、12はバンドパスフィルタ(BPF;Band Pass Filter)である。

クロック信号発生器は直接拡散(DS)方式におけるチップレートに相当するクロックを発生する。このクロックの信号名およびクロック速度を混乱のない限りRcで表記する。ここの例では、

第7回は、スペクトル拡散パルス位置変調通信 方式の受信システムの構成例を示す概念図で、回 中、40はマッチドフィルタ(Matched Filter)、 41は遅延回路、42はANDゲート、43は位 相同期ループ(PLL)、44はフリップフロップ、 45はANDゲート、46はカウンタである。

ここでは、Mスロットの最尤判定ではなく、マッチドフィルタリング後にスレッショルドを切るタイミングを用いる、いわゆる現実的な簡易なシステムを示している。

マッチドフィルタリング後の出力パルスは1フレームの遅延がかけられ、同じくマッチドフィルタ出力信号とANDがとられる。すなわち、このAND出力は基本的にフレーム速度Rf 収がられたなる。 偶然2フレーム続けて同じ情報われるが現れれる。 PLLの時定数により、 PLLの月にはからにこのPLLの周波を得る。フレーム信号でセットを行い、情報信号で

R c = 1 2.8 M Hz であるとする。 C N T 1 はモジュール (Module) M + 2 L カウンタ (Counter) である。ここで、L = 1 2 8 , M = 2° = 2 5 6 であるとすると、M + 2 L = 5 1 2 = 2° であるから、この数値の列では通常の 9 ビットカウンタで実現できる。 C N T 1 の出力信号名とそのカウント値の両方を C で表記する。

DET1はM+L-1を検出する検出器3であり、一般的な論理回路ではデコーダと呼ばれることもある。この例における数値では、M+L-1=383であり、DET1はC=383を検出した時に論理1を出力する。この出力の周波数(周期の逆数)は、CNT1の出力周波数に等しいか。

 $Rc/(M+2L)=12.8\cdot10^{\circ}/2^{\circ}=25\cdot10^{\circ}(Ht)$ となる。この数値を、シンボルレート(fs)と呼ぶ。この出力信号とシンボルレートに混乱を来さない限り、同一のfsで表記する。

PLL1はDET1の出力をn倍の関波数に選倍する回路7である。避倍回路7は種々知られて

いるが、ここでは P L L (位相同期ループ) による 避倍を 例として 挙げて おく。ここの 数値 例として は n = 8 であり、この 避倍 回路 7 の 出力 周 波数 (fb) は 先のシンボルレート (fs) の n 倍である。 すなわち、

 $f b = n \cdot f s = 8 \times 25 \cdot 10^{3} = 200 \cdot 10^{3}$ (Hz)

直列並列変換器5は、通常nビットのシフトレジスタによって構成され、ここでは、8ビットのシリアルイン・パラレルアウトのシフトレジスタである。入力であるシリアル・データは出力周波数(fb)のタイミングでサンプルされるから、この出力周波数(fb)をビットタイミング信号と呼び、同じ記号を、ビットレート(伝送速度)を表すものとする。すなわち、

 $f b = 2 0 0 \cdot 1 0$, (bit/sec)

という意味にも用いる。なお、通倍回路(PLL)7はシンボルレート(fs)の n 倍に相当する信号を出せば良いから、全く別の回路でも実現可能である。シンボルレート(fs)はCNT1の周

は、

 $M = 2^n = 2^* = 256$

である。なお、シンボルSは、通常のモデム等で良く行なわれるように、受信機で判定誤りを起こしやすいシンボル間の符号間距離が最小になるように、符号変換が行なわれても良い。また、ディファレンシャル・エンコーディング (差分符号化)が行われても良い。

コンパレータ4はC=Sになった時、論理1を 出力する。この出力信号をegと表記する。ここ で、Sは0≦S<M=256であり、Cは0≦C <M+2L=512であり、S, Cのそれぞれは 8ビット、9ビットで表現されている。従って、 この例では、コンパレータ4は、Sの最上位ビットのさらに上位ビットが0である物として扱う。

論理ORゲート8はfsとeqを合成する。その信号名をpとする。後述するようにfsはフレーム同期信号の位置を示し、eqはデータシンボルに対応する位置を示す。なお、ORゲート8の出力パルス幅は1チップ分であることをこの実施

期に一致するから、CNT1のカウント値を適当にn個デコードし、その論理和を使用することができる。ここにおける数値では、CNT1の周期が2°カウントであったから、2°/8=2°カウント毎にパルスを発生させれば良い。この方法としては良く知られているように、CNT1(C)の下位6ビットが特定の値、例えば全て論理0になった場合、を検出すれば良い。より具体的には、CNT1(C)の下位6ビットをLogical NOR ゲートに入力することで得られる。

バッファ(Buffer)はシンボルレート(fs)のタイミングで、直列並列変換器の出力信号をサンプルする n ビットのパラレルイン・パラレルアウトのレジスターである。ここの例では、8(=n)個のDフリップフロップ(Flip-Flop)である。この例では、入力直列データを並列に変換し、タイミングが揃えられた物であり、この信号をシンボルSと称し、その出力の2連数値を、混乱がない限り同一のSとする。このシンボルSのとり得る値は全部でM個である。ここで

例では仮定しているが、DET1やコンパレータの出力波形がなまったり、グリッチを生じたり、二つの出力に位相ずれを生じたりするような回路構成の場合は、通常の良く知られた方法であるが、ORゲート8の出力信号を一度D-FF(DFlip-Flop)でパッファすれば良い。この時のクロックはRcである。

PN発生器 9 は p に パルスが乗った時、 L チップに 波って 雑音系列を発生し、 その後、 0 を 出力する。 この 出力名を p n とする。 この 詳細については 後述する。 雑音系列の 典型的 な 例として は M 系列が良く知られている。 ここでは、 L = 1 2 8 としているが、 L = 1 2 7,1023といった 数値を 採る事は 一向に 差し支えない。 この 場合、 M 系列が 使用できる。

発振器(OSC)11は蝦送周波数の発振器であり、その信号名と周波数をfcで表記する。

MODは変異器 1 0 であり、f c と p n を乗ずる。その出力信号名を t x ' とする。 t x ' は、B P F (Band Pass Filter) 1 2 によって、不要

周波數成分を除去され、図示はしていないが、適 当にバッファアンプや出力アンプ等によって増幅 されてアンテナより電波として出力される。その 電波信号をt×とする。なお、ここでは、アンテ ナより電波として出力したが、同軸ケーブルに高 周波信号として出力しても良い事は明らかである。 また、伝送媒体が、例えば、水であれば、アンテ ナをスピーカに、電波を超音波に置き換える事で、 全く同一原理の適信システムが構成される事も明 らかである。すなわち、伝送信号は電波(電磁波) に限られず、電気、音波(弾性波)、光(特に赤 外線)の何れにも適用できる。これらの場合の伝 送媒体例は、それぞれ、空間あるいは導波管、ケ ーブルの様な電線路、水(の様な液体)や空気 (の様な気体)や金属(の様な固体)、空間や光 ファイバーが対応する。伝送線路は、導波管やケ ープルな光ケーブルの様に一対一に接続されるよ うな場合ばかりでなく、上記の様に、空間的な拡 がりのある伝送媒体についても拡大解釈されるべ き物である。すなわち、信号が放送(Broadcast)

される様な場合でも、個々の送受信機間で、信号 が伝わる限り、伝送線路が存在すると考えるべき である。

第 2 図は、擬似雑音(PN)信号発生器の構成図で、図中、1 3 はカウンタ(CNT2)、1 4 は L-1検出器(DET2)、1 5 はROM(Read Only Nemory)、1 6 はフリップフロップ(FF 1)、17はNANDゲート、18はANDゲート、19はフリップフロップ(FF2)である。

一般に、ある特定のビットパターンを時系列に出力させる方法は種々知られている。ここで必要な条件は、入力信号 P に 1 個のパルスが乗った時、クロックR c に同期して (事前に定められた)一定のビットパターン系列をLビットだけ出力する事である。この実施例では、一般的なビットパターンを出力するために、ROM(Read Only Memory)15 にその1 周期のビットパターンを寄込んでおき、それを読み出すようにしている。カウンタ(C N T 2)13 は同期式クリア(Synchronous Clear) およびカウント・イネーブル(Count Enable)

機能のある問期式カウンタ(Synchronous Counter) 13である。この機能を持つICの例としてはSN74LS163A (Texax Instruments社) が挙げられる。ただし、同ICはSynchronous Clear 幅子が負数理になっているので注意する必要がある。CNT2は0から少なくともL-1までをカウントできなくてはならない。ここでは、L-1=127であるから7ビットのバイナリー・カウンタが使用できる。CNT2の出力をkで示す。DET2はL-1を検出する検出器14である。ここではL-1=127であるから、kの各バイナリディジットが全て動理1になった事を検出すれば良い。これは、7入力AND回路で実現される。DET2の出力信号をlastで示す。

pにパルスが乗り、クロックRcが立上がると、CNT2はクリアーされ、k=0となる。この時、DET2によって、last=0となり、インバータ (INV)によってCNT2のカウント・イネーブル端子に論理1が加えられる。pに乗っているパルスのパルス幅は、Rc1周期分しかないから、

以後、CNT2はカウントを開始する。k=L-1になると、last=1となり、CNT2のカウント・イネーブル(Count Enable) 端子に論理 0 が加えられ、カウントが停止する。

信号線をはFF1とNAND17によって、lastが現在と1クロック前の値が共に論理1であったときのみg=0となる。従って、CNT2がカウント停止後、1クロック遅れてg=0となる。p=1が来て、CNT2がカウントをk=0から始開すると、last=0になり、従って、g=1になる。カウントが進み、k=L-1になる。もう1クロック後たつと、g=0になる。すなわち、gはkが0になってからLクロック間だけ論理1になっている。

ROM15は既に述べたように、kをインデックスとして、維音系列nkを発生させるもので、k=0~L-1である。ROM15は一般に大容量の物が簡単に実現できるから、アドレス線を余分に付加え、それを切換える事で様々な雑音系列

を選択できるようにできる。また、通常のROMの出力はワード構成になっているから、そのワードのどのビット線を選択するかのセレクターを使用する事で、難音系列を選択できる。これらの手法は、一般に良く知られている。

AND18は雑音系列nkから1周期分(Lクロック間)を切出し、FF2によって、1周期分の完全な雑音系列pnを出力する。

第3回は、本発明によるスペクトル拡散パルス位置変調通信方式に用いられる受信機の構成回で、回中、20は増幅器、21は変調器、22は発振器(OSC)、23はパンドパスフィルタ(BPF)、24は自動利得制御(AGC)、25はマッチドフィルタ(Matched Filter)、26は検波デバイス、27は1フレーム遅延回路(1Frame Delay)、28はANDゲート、29は位相比較器(Phase Comparator)、30はループフィルタ(Loop Filter)、31は電圧制御発振器(VCO)、32は分周器、33はフレーム同期回路、34はRSーラッチ回路、35はLクロック遅延

ある。送信機の説明で述べたように、フレーム同期信号が各フレーム中の同一場所に(拡散されて)常にあるから、このAND28の出力には常にフレーム同期信号が含まれる事になる。このAND28の出力をfs'とする。

単発パルス発生器、36はカウンタ (CNT3)、37は並列直列変換器、38は避倍回路 (PLL 2) である。

アンテナで受信した信号「×は伝送歪と伝送遅延を除けば t ×と相似である。通常の受信機が行なうように、増幅され中間周波数に落とされ中間周波数で帯域が(BPFによって)制限され、AGC24によって一定レベルにされる。これらはあまりに良く知られているのでここではこれ以上説明しない。

中間周波数に落とされた一定レベルの信号はマッチド・フィルタ 2 5 に入力される。ここでマッチド・フィルタ 2 5 のパターンと一致する入力があると、1 チップ区間相当の中間周波数の信号がパルス状に出力される。この信号は検波デバイス 2 6 の出力を d とする。この d は 1 フレーム遅延回路(1 Frame Delay) 2 7 に入力される。AND 2 8 は d と 1 フレーム前の d との論理積をとる。1 フレームの長さは(M + 2 L)チップ分で

ーシブ・オアによる比較器は、少なくとも一方の 入力信号のパルスのデューティ比が50%でなければならないが、比較信号中に多少の(異常ないことが利点である。位相比較器の出力はループフィルタ30を通してからVCO31の周波数制御入力端子に入力される。ここでは、fsのデューティ比が50%であるとする。良く知られているように、この例では、fsの立上がりエッジがfs,のパルスの(フレーム同期信号の)中央に位相ロックされる。

fsはLクロック遅延単発パルス発生器35に入力される。この回路は、fsの立上がりから丁度Lクロックだけ遅れて1クロック(チップ)の幅のパルスを発生する。この信号をスタート(start)とする。この実現方法は、直感的にはL段のシフトレジスタにfsを入力し、クロックをRc,で駅助し、最終段が論理0、その直前の段が論理1になった時に(デコーダによって)論理1を出力になった時に(デコーダによって)論理1を出力する方法が挙げられる。勿論、適当なカウンタと、

デコーダを組合せる事で、同一機能が実現できる 事はいうまでもない。

CNT3はCNT2と同様のカウンタ36である。ただし0から少なくともM-1間ではカウントできなければならない。データスロットの最初

シフト・キーイングに近い性能が得られる。 4. 図面の簡単な説明

1 … クロック発生器、 2 … モジュール M + 2 L カウンタ (C N T 1)、 3 … M + L - 1 検出器 (D E T 1)、 4 … コンパレータ、 5 … 直列並列変換器、 6 … パッファ、 7 … 避倍回路 (P L L 1)、 8 … O R ゲート、 9 … 籔 似雑音 (P N) 信号発生器、 10 … 変調器 (M O D)、 11 … 発級器、

で(start = 1) CNT3はクリアーされ、RS ラッチ34がONの期間だけ、カウントする。カ ウントが終った時の値は伝送されて来たシンボル の値である。この値は並列直列変換器37に取込 まれ、直列のデータとして出力される。これが受 信データである。


並列直列変換器37は、一般にパラレルロード・シフトレジスターによって構成される。パラレルロードのタイミングはCNT3がクリアーされる直前が良く、スタートあるいはfsを使用することができる。このシフトレジスターはピットレートfb(=n・fs)で駆動される必要があるが、これは第1図と同様に運倍回路(PLL2)38によって作られる。このfbもまた、送信機の説明と同様に、分周器の内部状態を適当にデコードすることで作れることはいうまでもない。


以上の説明から明らかなように、本発明による と、オン・オフ・キーイング方式よりも高性能で、 たった1個のマッチド・フィルタ構成で、コード・

12…パンドパスフィルタ(BPF;Band Pass Filter).


特許出願人 株式会社 リ コ ー 代 運 人 高 野 明 近 (ほか1名)









第 4 🗵



第 5 図




第6図




第 9 図 (0) PN 1 PN 3

(b)




第7図



第 8 🛛

(**D**)



(b)

